山西PLC控制柜組合電路的梯形圖設計的這幾個步驟你都了解嗎？
1.組合電路的設計
控制結果只和輸入有關的電路稱為組合電路，由于組合電路的控制結果只和輸入變量的狀態有關，所以可以用布爾代數（也稱為開關代數或邏輯代數）通過計算而得出。
PLC控制柜組合電路的梯形圖設計步驟一般如下∶
（1）根據控制條件列出真值表。
（2）由真值表寫出邏輯表達式并進行化簡。
（3）根據邏輯表達式畫出控制電
2. 時序電路的設計
在PCL控制柜電路中，絕大部分電路都是時序電路，由繼電器組成的控制電路中，時序電路實際上就是自鎖電路，這種電路應用得十分廣泛，一般沒有固定的設計方式。
PCL控制柜時序電路也稱記憶電路，其中包含有記憶元件。時序電路的控制結果不僅和輸入變量的狀態有關，也和記憶元件的狀態有關。
